Ανώτερος Μηχανικός Ψηφιακού Σχεδιασμού - Senior Digital Design Engineer

Η Smart Silicon ψάχνει για έναν Senior Digital Design Engineer με εμπειρία στο RTL design για να αναλάβει το digital design από low-power blocks σε multiple clock domains.

Θα παίρνεις τα blocks από τη φάση του specification μέχρι το RTL, το synthesis και την υποστήριξη για το sign-off, και θα λειτουργείς ως τεχνικό σημείο αναφοράς για τους μηχανικούς γύρω σου.

Αρμοδιότητες:

• Γράφεις προδιαγραφές μπλοκ βασισμένες στην αρχιτεκτονική συστήματος και στις απαιτήσεις
• Συνεισφέρεις στον ορισμό της μικροαρχιτεκτονικής και στη βελτίωση της αρχιτεκτονικής· παίρνεις ενεργό ρόλο στις ανασκοπήσεις σχεδίασης
• Αναπτύσσεις RTL χαμηλής κατανάλωσης σε SystemVerilog/VHDL και ενσωματώνεις μπλοκ σε επίπεδο συστήματος, δίνοντας έμφαση σε τεχνικές σχεδίασης low power και στο area reduction
• Βελτιστοποιείς τα σχέδια για power, area, timing και maintainability
• Δουλεύεις στενά με το verification: ορίζεις corner cases και σενάρια δοκιμών, εντοπίζεις bugs και υποστηρίζεις το coverage closure
•  Συνθέτεις μπλοκ, συμπεριλαμβανομένης της συγγραφής SDC, και συνεργάζεσαι με την ομάδα backend για το timing closure
• Τρέχεις και εντοπίζεις σφάλματα Lint, CDC και Formality checks μέχρι το sign-off
• Καθοδηγείς και ελέγχεις τη δουλειά των junior μηχανικών

Πολιτική χώρου εργασίας

Ο επιτυχής υποψήφιος θα εργάζεται on-site ή hybrid σε ένα από τα γραφεία της Smart Silicon (Μαρούσι)

• Πτυχίο/Μεταπτυχιακό/Διδακτορικό Ηλεκτρολόγου Μηχανικού ή Μηχανικού Υπολογιστών (ή αντίστοιχο)
• 5–7+ χρόνια σχεδίασης ψηφιακών ASIC RTL σε SystemVerilog και/ή VHDL
• Αποδεδειγμένη εμπειρία σε low-power design: clock gating, operand isolation, power gating, στρατηγικές retention/isolation, UPF/power intent
• Εμπειρία σε multi-clock-domain design: CDC σχήματα, synchronizers, reset strategy
• Εμπειρία σε tape-out με γνώση της ροής από RTL σε GDS
• Πρακτική εμπειρία στον ορισμό constraints για Synthesis και ικανότητα κατανόησης των timing & power reports
• Πρακτικοί έλεγχοι sign-off: Lint, CDC και LEC -Εμπειρία στη συγγραφή προδιαγραφών και παρουσίαση σε design reviews
• Scripting (Python, Tcl, Bash/Perl); version control (Git, Perforce) Επιθυμητά: functional safety (π.χ. ISO 26262), σχεδίαση mixed-signal controllers, γνώση DFT

Δεξιότητες

• Καθαρή γραπτή και προφορική αγγλική γλώσσα, ειδικά σε προδιαγραφές και reviews
• Ownership: χειρίζεσαι τα ζητήματα του block σου μέχρι την επίλυση
• Προθυμία να καθοδηγήσεις και να υποστηρίξεις junior συναδέλφους